Üç boyutlu entegre devre - Three-dimensional integrated circuit

Bir üç-boyutlu bir entegre devre ( 3D IC ) bir MOS (Metal oksit yarıiletken) entegre devre istifleme yoluyla imal edilen (IC) silikon çipler veya kalıp , örneğin, kullanılarak dikey olarak birbirine geçiş silikon yolların (TSV'leri) ya da Cu Cu bağlantıları, geleneksel iki boyutlu işlemlerden daha düşük güç ve daha küçük ayak izi ile performans iyileştirmeleri elde etmek için tek bir cihaz gibi davranmalarını sağlar. 3D IC, mikroelektronik ve nanoelektronikte elektriksel performans avantajları elde etmek için z-yönünden yararlanan birkaç 3D entegrasyon şemasından biridir .

3B entegre devreler, global ( paket ), ara (bağ pedi) ve yerel ( transistör ) seviyedeki ara bağlantı hiyerarşisi seviyelerine göre sınıflandırılabilir . Genel olarak, 3B entegrasyon, 3B gofret düzeyinde paketleme (3DWLP); 2.5D ve 3D aracı tabanlı entegrasyon; 3D yığılmış IC'ler (3D-SIC'ler); monolitik 3D IC'ler; 3B heterojen entegrasyon; ve 3D sistem entegrasyonu.

Jisso Teknoloji Yol Haritası Komitesi (JIC) ve Yarı İletkenler için Uluslararası Teknoloji Yol Haritası (ITRS) gibi uluslararası kuruluşlar, 3B entegrasyonun standartlarının ve yol haritalarının oluşturulmasını ilerletmek için çeşitli 3B entegrasyon teknolojilerini sınıflandırmak için çalıştı. 2010'lardan itibaren, 3D IC'ler, NAND flash bellek için ve mobil cihazlarda yaygın olarak kullanılmaktadır .

Türler

3D IC'ler ve 3D paketleme

3D Paketleme, dikey yığınlar elde etmek için tel bağlama ve flip chip gibi geleneksel ara bağlantı yöntemlerine dayanan 3D entegrasyon şemalarını ifade eder . 3D paketleme, paket (3D SiP) ve 3D gofret seviyesi paketi (3D WLP), tel bağları ile birbirine bağlı Yığılmış bellek kalıbı ve tel bağları veya flip cips ile birbirine bağlı paket üzerinde paket (PoP) konfigürasyonlarında 3D sisteme daha da yayılabilir bir süredir ana üretimde olan ve iyi kurulmuş bir altyapıya sahip 3D SiP'lerdir. PoP, 3D WLP gibi farklı teknolojileri dikey olarak entegre etmek için kullanılır, ara bağlantılar oluşturmak için yeniden dağıtım katmanları (RDL) ve gofret çarpma işlemleri gibi gofret seviyesi süreçleri kullanır .

2.5D aracı ayrıca TSV'ler ve RDL kullanarak bir silikon, cam veya organik aracı üzerinde kalıp yan tarafını birbirine bağlayan bir 3D WLP'dir. Tüm 3D Paketleme türlerinde, paketteki çipler, normal bir devre kartı üzerinde ayrı paketlere monte edilmiş gibi, çip dışı sinyalleme kullanarak iletişim kurar.

3D IC'ler, TSV ara bağlantıları kullanılarak IC yongalarının istiflenmesi anlamına gelen 3D Yığılmış IC'lere (3D SIC) ve set olarak çip üzerindeki kablolama hiyerarşisinin yerel seviyelerinde 3D ara bağlantıları gerçekleştirmek için fab süreçleri kullanan monolitik 3D IC'lere ayrılabilir. ITRS tarafından ileri sürüldüğünde, bu, cihaz katmanları arasında doğrudan dikey ara bağlantılarla sonuçlanır. Monolitik yaklaşımın ilk örnekleri Samsung'un 3D V-NAND cihazlarında görülüyor .

2010'lardan itibaren, mobil cihazlarda NAND flash bellek için 3D IC paketleri yaygın olarak kullanılmaktadır .

Bir efendi ölür ve üç köle ölür

3D SiC'ler

Dijital elektronik pazarı, yakın zamanda piyasaya sürülen CPU bileşenlerini karşılamak için daha yüksek yoğunluklu yarı iletken bellek yongası gerektirir ve bu soruna bir çözüm olarak çoklu kalıp istifleme tekniği önerilmiştir. JEDEC , yaklaşmakta olan DRAM teknolojisinin "3D SiC" kalıp istifleme planını içerdiğini "Sunucu Bellek Forumu", 1-2 Kasım 2011, Santa Clara, CA'da açıkladı . Ağustos 2014'te Samsung Electronics , 3D TSV paket teknolojisini kullanarak gelişen DDR4 (çift veri hızı 4) belleğe dayalı sunucular için 64 GB SDRAM modülleri üretmeye başladı . 3D yığılmış DRAM için önerilen daha yeni standartlar arasında Geniş G/Ç, Geniş G/Ç 2, Hibrit Bellek Küpü , Yüksek Bant Genişliği Belleği bulunur .  

Monolitik 3D IC'ler

Monolitik 3D IC'ler , daha sonra 3D IC'lere bölünen tek bir yarı iletken gofret üzerinde katmanlar halinde oluşturulur. Yalnızca bir alt tabaka vardır, bu nedenle hizalama, inceltme, yapıştırma veya silikon yoluyla yollara gerek yoktur . Proses sıcaklığı sınırlamaları, transistör üretimini iki faza bölerek ele alınmaktadır. Katman transferinden önce yapılan yüksek sıcaklık fazı, ardından son yirmi yıldır İzolatörlü Silikon (SOI) gofretleri üretmek için kullanılan, katman transferi olarak da bilinen iyon kesim kullanılarak bir katman transferi . Düşük sıcaklıkta (<400℃) bağ ve parçalama teknikleri kullanılarak ve aktif transistör devresinin üzerine yerleştirerek, neredeyse hatasız Silikondan çok sayıda ince (10s–100s nanometre ölçeğinde) katmanlar oluşturulabilir. Aşındırma ve biriktirme işlemlerini kullanarak transistörleri sonlandırarak izleyin. Bu yekpare 3D IC teknolojisi, DARPA sponsorluğundaki bir hibe kapsamında Stanford Üniversitesi'nde araştırılmıştır .

CEA-Leti ayrıca sıralı 3D IC olarak adlandırılan monolitik 3D IC yaklaşımları geliştiriyor. 2014 yılında, Fransız araştırma enstitüsü, 3DVLSI'ye gerçek bir yol sağlayan düşük sıcaklıkta bir proses akışı olan CoolCube™ ürününü tanıttı. Stanford Üniversitesi'nde araştırmacılar, 120℃'de yapılabilen gofret ölçeğinde düşük sıcaklıkta CNT transfer işlemleri kullanarak silikona karşı karbon nanotüp (CNT) yapıları kullanarak monolitik 3D IC'ler tasarlıyorlar.

Genel olarak, monolitik 3D IC'ler hala gelişmekte olan bir teknolojidir ve çoğu kişi tarafından üretimden birkaç yıl uzakta olduğu düşünülmektedir.

3D SiC'ler için üretim teknolojileri

3D IC tasarımı için yeniden kristalleştirme ve gofret yapıştırma yöntemleri dahil olmak üzere çeşitli yöntemler vardır. İki ana gofret yapıştırma türü vardır, Cu-Cu bağlantıları (TSV'lerde kullanılan yığılmış IC'ler arasında bakırdan bakıra bağlantılar) ve silikon yoluyla (TSV). 2014 itibariyle, TSV'lerle 3D IC istifleme uygulayan Yüksek Bant Genişlikli Bellek (HBM) ve Hibrit Bellek Küpü gibi bir dizi bellek ürünü piyasaya sürüldü. Uygulanan ve araştırılan bir dizi anahtar istifleme yaklaşımı vardır. Bunlara kalıptan kalıba, kalıptan gofrete ve gofretten gofrete dahildir.

Ölmek İçin Ölmek
Elektronik bileşenler, daha sonra hizalanıp yapıştırılan çoklu kalıp üzerine inşa edilmiştir. İnceltme ve TSV oluşturma yapıştırmadan önce veya sonra yapılabilir. Kalıptan kalıba bir avantajı, her bir bileşen kalıbının önce test edilebilmesidir, böylece kötü bir kalıp tüm yığını mahvetmez. Ayrıca, 3D IC'deki her bir kalıp, güç tüketimini ve performansı optimize etmek için karıştırılıp eşleştirilebilmeleri için önceden gruplanabilir (örneğin, bir mobil uygulama için düşük güç işlem köşesinden birden fazla zarın eşleştirilmesi).
Kalıptan Gofrete
Elektronik bileşenler, iki yarı iletken levha üzerine inşa edilmiştir. Bir gofret doğranmış; tekli zarlar hizalanır ve ikinci gofretin kalıp bölgelerine bağlanır. Gofret üzerinde gofret yönteminde olduğu gibi, inceltme ve TSV oluşturma, yapıştırmadan önce veya sonra gerçekleştirilir. Küp atmadan önce yığınlara ek kalıp eklenebilir.
Gofretten Gofrete
Elektronik bileşenler iki veya daha fazla üzerine inşa edilmiştir Yarı iletken levha daha sonra, hizalanmış bağlanmış ve edilir, doğranmış 3D IC içine. Her bir gofret yapıştırmadan önce veya sonra inceltilebilir. Dikey bağlantılar , yapıştırmadan önce levhaların içine yerleştirilir veya yapıştırma işleminden sonra yığında oluşturulur. Bu " silikon-içi yollar " (TSV'ler), aktif katmanlar arasında ve/veya bir aktif katman ile bir harici bağ pedi arasında silikon substrat(lar)dan geçer. Gofretten gofrete yapıştırma verimi azaltabilir, çünkü bir 3D IC'deki herhangi 1 N çip kusurluysa, 3D IC'nin tamamı kusurlu olacaktır. Ayrıca, gofretler aynı boyutta olmalıdır, ancak birçok egzotik malzeme (örn. III-V'ler) CMOS mantığından veya DRAM'den (tipik olarak 300 mm) çok daha küçük gofretler üzerinde üretilir ve bu da heterojen entegrasyonu zorlaştırır.

Faydalar

Geleneksel CMOS ölçekleme süreçleri sinyal yayılma hızını iyileştirirken, kısmen güç yoğunluğu kısıtlamaları ve kısmen de transistörler yaparken ara bağlantıların daha hızlı hale gelmemesi nedeniyle mevcut üretim ve çip tasarım teknolojilerinden ölçeklendirme daha zor ve maliyetli hale geliyor. 3B IC'ler, 2B kalıpları istifleyerek ve bunları 3. boyutta bağlayarak ölçekleme zorluğunun üstesinden gelir. Bu, düzlemsel yerleşime kıyasla katmanlı yongalar arasındaki iletişimi hızlandırmayı vaat ediyor. 3D IC'ler, aşağıdakiler de dahil olmak üzere birçok önemli fayda vaat ediyor:

ayak izi
Küçük bir alana daha fazla işlevsellik sığar. Bu, Moore yasasını genişletir ve yeni nesil küçük ama güçlü cihazlar sağlar.
Maliyet
3D istifleme ile büyük bir talaşı birden fazla küçük kalıba bölmek, her bir kalıp ayrı ayrı test edilirse verimi artırabilir ve üretim maliyetini azaltabilir.
heterojen entegrasyon
Devre katmanları, farklı işlemlerle veya hatta farklı tipte gofretler üzerinde oluşturulabilir. Bu, bileşenlerin tek bir yonga plakası üzerinde birlikte oluşturulmalarından çok daha büyük ölçüde optimize edilebileceği anlamına gelir. Ayrıca, uyumsuz üretime sahip bileşenler tek bir 3D IC'de birleştirilebilir.
Daha kısa ara bağlantı
Ortalama tel uzunluğu azalır. Araştırmacılar tarafından bildirilen ortak rakamlar %10-15 civarındadır, ancak bu azalma çoğunlukla devre gecikmesini daha fazla etkileyebilecek daha uzun ara bağlantılar için geçerlidir. 3D kabloların geleneksel kalıp içi kablolardan çok daha yüksek kapasitansa sahip olduğu göz önüne alındığında, devre gecikmesi iyileşebilir veya gelişmeyebilir.
Güç
Bir sinyali çip üzerinde tutmak, güç tüketimini 10-100 kat azaltabilir . Daha kısa teller, daha az parazitik kapasitans üreterek güç tüketimini de azaltır . Güç bütçesinin azaltılması, daha az ısı üretimine, daha uzun pil ömrüne ve daha düşük işletme maliyetine yol açar.
Tasarım
Dikey boyut, daha yüksek bir bağlantı düzeni ekler ve yeni tasarım olanakları sunar.
Devre güvenliği
3D entegrasyon, belirsizlik yoluyla güvenliği sağlayabilir ; yığılmış yapı , devreyi tersine çevirme girişimlerini karmaşıklaştırır . Hassas devreler, her katmanın işlevini gizleyecek şekilde katmanlar arasında da bölünebilir. Ayrıca, 3B entegrasyon, ayrılmış, sistem monitörü benzeri özelliklerin ayrı katmanlarda entegre edilmesini sağlar . Buradaki amaç , çalışma zamanında izlenecek herhangi bir emtia bileşeni/yongası için bir tür donanım güvenlik duvarı uygulamak ve tüm elektronik sistemi çalışma zamanı saldırılarına ve kötü niyetli donanım değişikliklerine karşı korumaya çalışmaktır .
Bant genişliği
3B entegrasyon, katmanlar arasında çok sayıda dikey geçişe izin verir. Bu, farklı katmanlardaki fonksiyonel bloklar arasında geniş bant genişliği veriyollarının oluşturulmasına izin verir . Tipik bir örnek, işlemcinin üzerine yığılmış önbellek ile bir işlemci+bellek 3D yığını olabilir. Bu düzenleme, önbellek ve işlemci arasındaki tipik 128 veya 256 bitten çok daha geniş bir veriyoluna izin verir. Geniş veri yolları ise bellek duvarı sorununu hafifletir .

Zorluklar

Bu teknoloji yeni olduğu için aşağıdakiler de dahil olmak üzere yeni zorluklar taşır:

Maliyet
Maliyet, ölçeklendirmeyle karşılaştırıldığında bir avantaj olsa da, ana akım tüketici uygulamalarında 3D IC'lerin ticarileştirilmesine yönelik bir zorluk olarak da tanımlanmıştır. Ancak buna yönelik çalışmalar yapılıyor. 3D teknolojisi yeni ve oldukça karmaşık olmasına rağmen, üretim sürecinin maliyeti, tüm süreci oluşturan faaliyetlere bölündüğünde şaşırtıcı derecede basittir. Temelde yer alan faaliyetlerin kombinasyonunu analiz ederek, maliyet etkenleri tanımlanabilir. Maliyet etkenleri belirlendikten sonra, maliyetin çoğunluğunun nereden geldiğini ve daha da önemlisi, maliyetin düşürülme potansiyelinin nerede olduğunu belirlemek daha az karmaşık bir çaba haline gelir.
Teslim olmak
Her ekstra üretim adımı, kusurlar için bir risk ekler. 3D IC'lerin ticari olarak uygulanabilir olması için kusurlar onarılabilir veya tolere edilebilir veya kusur yoğunluğu geliştirilebilir.
Sıcaklık
Yığın içinde oluşan ısı dağıtılmalıdır. Elektriksel yakınlık termal yakınlık ile ilişkili olduğu için bu kaçınılmaz bir sorundur. Belirli termal noktaların daha dikkatli yönetilmesi gerekir.
Tasarım karmaşıklığı
3B entegrasyonundan tam olarak yararlanmak, gelişmiş tasarım teknikleri ve yeni CAD araçları gerektirir.
TSV'nin tanıttığı ek yük
TSV'ler, kapılara ve çarpma kat planlarına kıyasla büyüktür. 45 nm teknoloji düğümünde, 10μm x 10μm TSV'nin alan ayak izi, yaklaşık 50 kapınınkiyle karşılaştırılabilir. Ayrıca, üretilebilirlik, TSV alanı ayak izini daha da artıran iniş pistleri ve dışarıda tutma bölgeleri gerektirir. Teknoloji seçeneklerine bağlı olarak, TSV'ler, düzen kaynaklarının bazı alt kümelerini engeller. Via-first TSV'ler metalizasyondan önce üretilir, bu nedenle cihaz katmanını işgal eder ve yerleştirme engelleriyle sonuçlanır. Via-last TSV'ler metalizasyondan sonra üretilir ve çipten geçer. Böylece hem cihazı hem de metal katmanları işgal ederek yerleştirme ve yönlendirme engellerine neden olurlar. TSV'lerin kullanımının genellikle kablo uzunluğunu azaltması beklenirken, bu, TSV'lerin sayısına ve özelliklerine bağlıdır. Ayrıca, kalıplar arası bölümlemenin ayrıntı düzeyi, kablo uzunluğunu etkiler. Tipik olarak orta (20-100 modüllü bloklar) ve kaba (blok düzeyinde bölümleme) ayrıntı düzeyi için azalır, ancak ince (kapı düzeyi bölümleme) ayrıntı düzeyi için artar.
Test yapmak
Yüksek toplam verim elde etmek ve maliyetleri azaltmak için bağımsız kalıpların ayrı ayrı test edilmesi şarttır. Bununla birlikte, 3B IC'lerde bitişik aktif katmanlar arasındaki sıkı entegrasyon, aynı devre modülünün farklı kalıplara bölünmüş farklı bölümleri arasında önemli miktarda ara bağlantı gerektirir. Gerekli TSV'ler tarafından getirilen devasa ek yükün yanı sıra, böyle bir modülün bölümleri, örneğin bir çarpan, geleneksel tekniklerle bağımsız olarak test edilemez. Bu, özellikle 3B olarak ortaya konan zamanlama açısından kritik yollar için geçerlidir.
Standart eksikliği
TSV tabanlı 3D IC tasarımı, üretimi ve paketleme için birkaç standart vardır, ancak bu sorun ele alınmaktadır. Ayrıca, aracılığıyla-son, aracılığıyla-ilk, aracılığıyla-orta gibi keşfedilen birçok entegrasyon seçeneği vardır; araya girenler veya doğrudan bağlama; vesaire.
Heterojen entegrasyon tedarik zinciri
Heterojen entegre sistemlerde, farklı parça tedarikçilerinden birinden gelen bir parçanın gecikmesi, tüm ürünün teslimatını geciktirir ve dolayısıyla her bir 3D IC parça tedarikçisinin gelirini geciktirir.
Açıkça tanımlanmış mülkiyet eksikliği
3D IC entegrasyonu ve paketleme/montajına kimin sahip olması gerektiği belirsizdir. ASE veya ürün OEM'leri gibi montaj evleri olabilir .

Tasarım stilleri

Bölümleme ayrıntı düzeyine bağlı olarak, farklı tasarım stilleri ayırt edilebilir. Kapı düzeyinde entegrasyon birçok zorlukla karşı karşıyadır ve şu anda blok düzeyinde entegrasyondan daha az pratik görünmektedir.

Kapı düzeyinde entegrasyon
Bu stil, standart hücreleri çoklu kalıplar arasında böler. Kablo uzunluğunu azaltma ve büyük esneklik vaat ediyor. Bununla birlikte, belirli minimum boyuttaki modüller korunmadıkça, kablo uzunluğunun azaltılması zarar görebilir. Öte yandan, olumsuz etkileri, ara bağlantılar için çok sayıda gerekli TSV'yi içerir. Bu tasarım stili, henüz mevcut olmayan 3B yer ve rota araçları gerektirir . Ayrıca, bir tasarım bloğunu birden fazla kalıp arasında bölmek, kalıp istiflemeden önce tam olarak test edilemeyeceği anlamına gelir . Kalıp istiflemeden sonra (bağ sonrası test), tek bir başarısız kalıp, birkaç iyi kalıbı kullanılamaz hale getirerek verimi zayıflatabilir. Bu tarz aynı zamanda proses varyasyonunun , özellikle de kalıplar arası varyasyonun etkisini arttırır. Aslında, 3B IC entegrasyonunun orijinal vaadinin aksine, bir 3B yerleşim, 2B olarak düzenlenmiş aynı devreden daha kötü verim verebilir. Ayrıca, mevcut IP blokları ve EDA araçları 3D entegrasyonu sağlamadığından , bu tasarım stili mevcut Fikri Mülkiyeti yeniden tasarlamayı gerektirir .
Blok düzeyinde entegrasyon
Bu stil, tüm tasarım bloklarını ayrı kalıplara atar. Tasarım blokları, ağ listesi bağlantısının çoğunu kapsar ve az sayıda küresel ara bağlantıyla birbirine bağlanır. Bu nedenle, blok düzeyinde entegrasyon, TSV yükünü azaltmayı vaat ediyor. Heterojen kalıpları birleştiren gelişmiş 3D sistemler, hızlı ve düşük güçlü rastgele mantık, çeşitli bellek türleri, analog ve RF devreleri vb. için farklı teknoloji düğümlerinde farklı üretim süreçleri gerektirir. Ayrı ve optimize üretim süreçlerine izin veren blok düzeyinde entegrasyon bu nedenle çok önemli görünmektedir. 3D entegrasyon için. Ayrıca bu tarz, mevcut 2B tasarımdan 3B IC tasarımına geçişi kolaylaştırabilir. Temel olarak, 3B duyarlı araçlar yalnızca bölümleme ve termal analiz için gereklidir. Ayrı kalıplar (uyarlanmış) 2B araçlar ve 2B bloklar kullanılarak tasarlanacaktır. Bu, güvenilir IP bloklarının geniş kullanılabilirliği ile motive edilir. IP bloklarını yeniden tasarlamak ve TSV'leri gömmek yerine, mevcut 2D IP bloklarını kullanmak ve zorunlu TSV'leri bloklar arasındaki boş alana yerleştirmek daha uygundur. Test edilebilirlik için tasarım yapıları, IP bloklarının önemli bir bileşenidir ve bu nedenle 3D IC'lerin test edilmesini kolaylaştırmak için kullanılabilir. Ayrıca, kritik yollar çoğunlukla 2B bloklar içine gömülebilir, bu da TSV'nin ve kalıplar arası varyasyonun üretim verimi üzerindeki etkisini sınırlar. Son olarak, modern çip tasarımı genellikle son dakika mühendislik değişiklikleri gerektirir . Bu tür değişikliklerin etkisini tek kalıplarla sınırlamak, maliyeti sınırlamak için esastır.

Tarih

MOS entegre devre (MOS IC) çipinin ilk olarak 1960 yılında Bell Laboratuvarlarında Mohamed Atalla tarafından önerilmesinden birkaç yıl sonra, Texas Instruments araştırmacıları Robert W. Haisty, Rowland E. Johnson ve üç boyutlu bir MOS entegre devre kavramı önerildi. 1964'te Edward W. Mehal. 1969'da, NEC araştırmacıları Katsuhiro Onoda, Ryo Igarashi, Toshio Wada, Sho Nakanuma ve Toru Tsujide tarafından üç boyutlu bir MOS entegre devre bellek yongası konsepti önerildi.

Gösteriler (1983–2012)

Japonya (1983–2005)

3D IC'ler ilk olarak 1980'lerde Japonya'da , 3D IC'ler üzerinde araştırma ve geliştirmenin (Ar-Ge) 1981'de Gelecek (Yeni) Elektron Cihazları Araştırma ve Geliştirme Derneği tarafından "Üç Boyutlu Devre Elemanı Ar-Ge Projesi" ile başlatıldı. Başlangıçta araştırılan iki 3D IC tasarımı formu vardı, yeniden kristalleştirme ve gofret yapıştırma , yeniden kristalleştirme kullanan en erken başarılı gösteriler. Ekim 1983'de, bir Fujitsu S. Kawamura, Nobuo Sasaki ve T. Iwai dahil olmak üzere araştırma grubu başarılı imal üç boyutlu bir tamamlayıcı bir metal oksit yarı-iletken lazer ışını tekrar kristalleştirme yoluyla (CMOS) entegre devre. Bir tip transistörün doğrudan zıt tipteki bir transistörün üzerinde üretildiği, ayrı kapılar ve aralarında bir yalıtkan bulunan bir yapıdan oluşuyordu . Üst ve alt cihazlar arasında bir ara yalıtım katmanı olarak çift ​​katmanlı bir silikon nitrür ve fosfosilikat cam (PSG) filmi kullanıldı. Bu, dikey olarak istiflenmiş transistörlerden oluşan, ayrı kapılar ve aralarında bir yalıtkan katman bulunan çok katmanlı bir 3D cihazın gerçekleştirilmesine temel oluşturdu. Aralık 1983'te, aynı Fujitsu araştırma ekibi , yalıtkan silikon (SOI) CMOS yapısına sahip bir 3D entegre devre üretti. Ertesi yıl, ışın yeniden kristalleştirme kullanarak dikey olarak istiflenmiş çift SOI/CMOS yapısına sahip bir 3D geçit dizisi ürettiler.

1986'da Mitsubishi Electric araştırmacıları Yoichi Akasaka ve Tadashi Nishimura, 3D IC'ler için temel kavramları ve önerilen teknolojileri ortaya koydu. Ertesi yıl, Nishimura, Akasaka ve Osaka Üniversitesi mezunu Yasuo Inoue'yi içeren bir Mitsubishi araştırma ekibi , bir dizi fotosensör , CMOS A'dan D'ye dönüştürücüler , aritmetik mantık birimleri (ALU ) içeren bir 3D IC üzerinde bir görüntü sinyal işlemcisi (ISP) üretti. ) ve üç katmanlı bir yapıda düzenlenmiş vardiya kayıtları . 1989'da Yoshihiro Hayashi liderliğindeki bir NEC araştırma ekibi, lazer ışını kristalizasyonu kullanarak dört katmanlı bir yapıya sahip bir 3D IC üretti. 1990 yılında, K. Yamazaki, Y. Itoh ve A. Wada'yı içeren bir Matsushita araştırma ekibi, lazer yeniden kristalleştirme ile oluşturulan SOI ( yalıtkan üzerinde silikon ) katmanları ile dört katmanlı bir 3D IC üzerinde paralel bir görüntü sinyali işlemcisi üretti ve optik sensör , seviye dedektörü, bellek ve ALU'dan oluşan dört katman .

3D IC tasarımının en yaygın şekli gofret yapıştırmadır. Gofret bağlama başlangıçta Japonya'da "Üç Boyutlu Devre Eleman Ar-Ge Projesi" ile 1981 yılında gelişmeye başlayan ve bir yöntem ortaya Yoshihiro Hayashi NEC araştırma ekibi, birçok tarafından 1990 yılında tamamlanan "kümülatif olarak bağlanmış IC" (kübik), denilen ince -film cihazları, çok sayıda cihaz katmanına izin verecek şekilde kümülatif olarak bağlanır. Ayrı gofretlerde ayrı cihazların üretilmesini, gofretlerin kalınlığının azaltılmasını, ön ve arka uçların sağlanmasını ve inceltilmiş kalıbın birbirine bağlanmasını önerdiler . Toplu-Si NMOS FET alt katmanına ve inceltilmiş bir NMOS FET üst katmanına sahip iki aktif katmanlı bir cihazı yukarıdan aşağıya bir şekilde imal etmek ve test etmek için CUBIC teknolojisini kullandılar ve 3D IC'leri daha fazla üretebilen CUBIC teknolojisini önerdiler. üç aktif katmandan daha fazla.

Silikondan geçiş (TSV) işlemiyle üretilen ilk 3D IC istiflenmiş çipler , 1980'lerde Japonya'da icat edildi. Hitachi 1983'te bir Japon patenti aldı, ardından 1984'te Fujitsu izledi. 1986'da Fujitsu tarafından sunulan bir Japon patenti, TSV kullanılarak yığılmış bir çip yapısını tanımladı. 1989'da Tohoku Üniversitesi'nden Mitsumasa Koyonagi, 1989'da bir 3D LSI çipi üretmek için kullandığı TSV ile gofretten gofrete bağlama tekniğine öncülük etti . 1999'da Japonya'da Süper Gelişmiş Elektronik Teknolojileri Birliği (ASET) başladı. "Yüksek Yoğunluklu Elektronik Sistem Entegrasyon Teknolojisinde Ar-Ge" projesi olarak adlandırılan TSV teknolojisini kullanan 3D IC yongalarının geliştirilmesini finanse ediyor. "Silikon yoluyla" (TSV) terimi, 2000 yılında 3D gofret düzeyinde paketleme (WLP) çözümü için bir TSV yöntemi öneren Tru-Si Technologies araştırmacıları Sergey Savastiouk, O. Siniaguine ve E. Korczynski tarafından icat edildi .

Mitsumasa Koyanagi liderliğindeki Tohoku Üniversitesi'ndeki Koyanagi Grubu, 2000 yılında üç katmanlı bir bellek yongası, 2001 yılında üç katmanlı bir yapay retina yongası, 2002 yılında üç katmanlı bir mikroişlemci ve on katmanlı bir bellek üretmek için TSV teknolojisini kullandı. Aynı yıl, Kaustav Banerjee, Shukri J. Souri, Pawan Kapur ve Krishna C. Saraswat'tan oluşan bir Stanford Üniversitesi araştırma ekibi, ara bağlantıyla ilgili sorunları hafifletmek için dikey boyuttan yararlanan ve heterojenliği kolaylaştıran yeni bir 3D çip tasarımı sundu. bir çip üzerinde sistem (SoC) tasarımı gerçekleştirmek için teknolojilerin entegrasyonu .

2001 yılında, T. Imoto, M. Matsui ve C. Takubo'nun da aralarında bulunduğu bir Toshiba araştırma ekibi, 3D IC paketleri üretmek için bir "Sistem Blok Modülü" gofret yapıştırma işlemi geliştirdi.

Avrupa (1988–2005)

Fraunhofer ve Siemens , 1987'de 3D IC entegrasyonu üzerine araştırmalara başladılar. 1988'de, poli-silikonun yeniden kristalleştirilmesine dayalı 3D CMOS IC cihazları ürettiler. 1997 yılında, inter-chip via (ICV) yöntemi, aralarında Peter Ramm, Manfred Engelhardt, Werner Pamler, Christof Landesberger ve Armin Klumpp'un da bulunduğu bir Fraunhofer-Siemens araştırma ekibi tarafından geliştirildi. Siemens CMOS fab gofretlerine dayanan ilk endüstriyel 3D IC işlemiydi. Bu TSV işleminin bir varyasyonu daha sonra TSV-SLID (katı sıvı arası difüzyon) teknolojisi olarak adlandırıldı. Düşük sıcaklıklı gofret yapıştırma ve IC cihazlarının, kendi patentlerini aldıkları, çipler arası vias kullanarak dikey entegrasyonuna dayanan 3D IC tasarımına yönelik bir yaklaşımdı.

Ramm, ilgili 3B entegrasyon teknolojilerinin üretimi için endüstri-akademik konsorsiyumlar geliştirmeye devam etti. Siemens ve Fraunhofer arasındaki Alman fonlu kooperatif VIC projesinde, eksiksiz bir endüstriyel 3D IC istifleme sürecini gösterdiler (1993–1996). Siemens ve Fraunhofer meslektaşlarıyla birlikte Ramm, 3D metalizasyon [T. Grassl, P. Ramm, M. Engelhardt, Z. Gabric, O. Spindler, First International Dielectrics for VLSI/ULSI Interconnection Metallization Konferansı – DUMIC, Santa Clara, CA, 20–22 Şubat, 1995] ve ECTC 1995'te erken sundular işlemcilerde yığılmış bellek üzerine araştırmalar.

2000'lerin başında, Fraunhofer ve Infineon Münih araştırmacılarından oluşan bir ekip, Alman/Avusturya EUREKA projesi VSI içinde özellikle kalıptan alt tabakaya istiflemeye odaklanarak 3B TSV teknolojilerini araştırdı ve ilk Avrupa 3B'si olarak Avrupa Entegrasyon Projeleri e-CUBES'i başlattı. teknoloji platformu ve heterojen 3D entegre sistem göstericilerinin üretildiği ve değerlendirildiği ao, Infineon, Siemens, EPFL, IMEC ve Tyndall ile e-BRAINS. e-BRAINS projesinin özel bir odak noktası, son derece güvenilir 3D entegre sensör sistemleri için yeni düşük sıcaklıklı süreçlerin geliştirilmesiydi.

Amerika Birleşik Devletleri (1999–2012)

Cu-Cu bağlantıları veya Cu-Cu gofret yapıştırma olarak da adlandırılan bakır-bakır gofret bağı, 1999 yılında MIT'de Andy Fan, Adnan-ur Rahman ve Rafael Reif'ten oluşan bir araştırma ekibi tarafından geliştirildi. 2001-2002 yılları arasında Kuan-Neng Chen, Shamik Das, Chuan Seng Tan ve Nisha Checka dahil olmak üzere diğer MIT araştırmacıları ile Cu gofret bağı. 2003 yılında, DARPA ve Kuzey Karolina Mikroelektronik Merkezi (MCNC), 3D IC teknolojisi üzerine Ar-Ge'yi finanse etmeye başladı.

2004 yılında Tezzaron Semiconductor, altı farklı tasarımdan çalışan 3D cihazlar üretti. Çipler, dikey ara bağlantı için "ilk-ilk" tungsten TSV'lerle iki katman halinde inşa edildi. İki gofret yüz yüze istiflendi ve bir bakır işlemiyle birleştirildi. Üst gofret inceltildi ve iki gofret yığını daha sonra talaşlar halinde doğrandı. Test edilen ilk çip basit bir bellek kaydıydı, ancak grubun en dikkate değer olanı, benzer bir 2D düzeneğe göre çok daha yüksek hız ve daha düşük güç tüketimi sergileyen bir 8051 işlemci/bellek yığınıydı.

2004 yılında Intel , Pentium 4 CPU'nun 3D versiyonunu sundu . Çip, yoğun bir geçiş yapısına izin veren yüz yüze istifleme kullanılarak iki kalıpla üretildi. G/Ç ve güç kaynağı için arka TSV'ler kullanılır. 3D kat planı için tasarımcılar, güç azaltma ve performans iyileştirme amacıyla her kalıpta manuel olarak fonksiyonel bloklar düzenlediler. Büyük ve yüksek güçlü blokları ayırmak ve dikkatli yeniden düzenleme, termal noktaları sınırlamaya izin verdi. 3D tasarım, 2D Pentium 4'e kıyasla %15 performans artışı (ortadan kaldırılan boru hattı aşamaları nedeniyle) ve %15 güç tasarrufu (ortadan kaldırılan tekrarlayıcılar ve azaltılmış kablolama nedeniyle) sağlar.

TeraFLOPS Araştırma Çip Intel 2007 yılında piyasaya istiflenmiş bellek ile deneysel 80 çekirdekli bir tasarımdır. Bellek bant genişliğine yönelik yüksek talep nedeniyle, geleneksel bir G/Ç yaklaşımı 10 ila 25 W tüketecektir. Bunu geliştirmek için Intel tasarımcıları TSV tabanlı bir bellek veriyolu uyguladılar. Her çekirdek, 12 GB/sn bant genişliği sağlayan bir bağlantıyla SRAM kalıbındaki bir bellek döşemesine bağlanır ve bu da yalnızca 2,2 W tüketirken toplam 1 TB/sn bant genişliğine neden olur.

Bir 3D işlemcinin akademik bir uygulaması 2008 yılında Profesör Eby Friedman ve öğrencileri tarafından Rochester Üniversitesi'nde sunuldu . Çip 1.4 GHz hızında çalışıyor ve geleneksel tek katmanlı çipin ulaşamadığı 3D işlemci yeteneklerini veren yığılmış çipler arasında optimize edilmiş dikey işleme için tasarlandı. Üç boyutlu çipin üretimindeki zorluklardan biri, bir katmandan diğerine seyahat eden bir bilgi parçasına müdahale edecek herhangi bir engel olmadan tüm katmanların uyum içinde çalışmasını sağlamaktı.

ISSCC 2012'de, GlobalFoundries'in 130 nm sürecini ve Tezzaron'un FaStack teknolojisini kullanan iki adet 3D-IC tabanlı çok çekirdekli tasarım sunuldu ve gösterildi:

  • İki mantık-kalıp yığınına sahip 64 özel çekirdek uygulaması olan 3D-MAPS, Georgia Institute of Technology'deki Elektrik ve Bilgisayar Mühendisliği Okulu'ndan araştırmacılar tarafından gösterildi .
  • ARM Cortex-M3 çekirdeklerine dayalı eşiğe yakın tasarım olan Centip3De, Michigan Üniversitesi Elektrik Mühendisliği ve Bilgisayar Bilimleri Bölümü'ndendi .

Ticari 3D IC'ler (2004-günümüz)

Sony 'nin PlayStation Portable (PSP) el oyun konsolu 2004 yılında piyasaya, bir 3D IC, bir kullanımı ilk ticari üründür EDRAM bellek yongası tarafından üretilen Toshiba 3D içinde sisteme in paketin .

3D IC yongası bilinen ilk ticari kullanım olduğunu , Sony 'nin PlayStation Portable (PSP) el oyun konsolu 2004. yılında piyasaya, PSP donanım içerir EDRAM (gömülü DRAM ) Bellek tarafından üretilen Toshiba 3D içinde sistem-içinde-paketinin çip dikey olarak istiflenmiş iki kalıp ile . Toshiba, daha sonra yığılmış bir " chip-on-chip " (CoC) çözümü olarak adlandırmadan önce, o sırada "yarı gömülü DRAM" olarak adlandırdı .

Nisan 2007'de Toshiba , sekiz yığılmış 2 GB NAND flash yongasıyla üretilen 16 GB THGAM yerleşik NAND flash bellek yongası olan sekiz katmanlı bir 3D IC'yi ticarileştirdi . Eylül 2007'de Hynix , bir gofret yapıştırma işlemi kullanılarak 24 yığın NAND flash yongasıyla üretilen 16 GB flash bellek yongasıyla 24 katmanlı 3D IC teknolojisini tanıttı . Toshiba ayrıca 2008'de 32 GB THGBM flash yongası için sekiz katmanlı bir 3D IC kullandı. 2010'da Toshiba , 16 yığın 8 GB yonga ile üretilen 128 GB THGBM2 flash yongası için 16 katmanlı bir 3D IC kullandı . 2010'larda, 3D IC'ler , mobil cihazlarda NAND flash bellek için çoklu çip paketi ve paket üzerinde paket çözümleri şeklinde yaygın ticari kullanıma girdi .        

Elpida Memory , Eylül 2009'da ilk 8 GB DRAM yongasını (dört DDR3 SDRAM kalıbıyla istiflenmiş ) geliştirdi ve Haziran 2011'de piyasaya sürdü. TSMC , Ocak 2010'da TSV teknolojisi ile 3D IC üretimi planlarını açıkladı . 2011'de SK Hynix , 16 GB'ı tanıttı. TSV teknolojisini kullanan DDR3 SDRAM ( 40 nm sınıfı), Samsung Electronics Eylül ayında TSV'ye dayalı 3D yığınlı 32 GB DDR3'ü ( 30 nm sınıfı) piyasaya sürdü ve ardından Samsung ve Micron Technology , Ekim ayında TSV tabanlı Hibrit Bellek Küpü (HMC) teknolojisini duyurdu . .       

(TSV) 3D IC teknolojisi üzerinden silikona dayalı Yüksek Bant Genişliği Belleği (HBM) kullanan bir grafik kartını kesin .

Samsung, AMD ve SK Hynix tarafından geliştirilen Yüksek Bant Genişliği Belleği (HBM), yığılmış yongalar ve TSV'ler kullanır. İlk HBM bellek yongası 2013 yılında SK Hynix tarafından üretildi. Ocak 2016'da Samsung Electronics , yığın başına 8 GB'a kadar HBM2'nin erken seri üretimini duyurdu .

2017'de Samsung Electronics, 3D IC yığınlamayı 3D  V-NAND teknolojisiyle ( şarj tuzağı flaş teknolojisine dayalı olarak ) birleştirdi ve 512  GB KLUFG8R1EM flash bellek yongasını sekiz yığın 64 katmanlı V-NAND yongasıyla üretti. 2019'da Samsung , 16 yığılmış V-NAND kalıbına sahip 1 TB flash çip üretti . 2018 itibariyle Intel, performansı artırmak için 3D IC'lerin kullanımını düşünüyor. Nisan 2019 itibariyle, 96 katmanlı yongalara sahip bellek cihazları birden fazla üreticiden satın alınabilir; Toshiba ile 2018'de 96 katmanlı cihazlar üretti.  

Ayrıca bakınız

Notlar

Referanslar

daha fazla okuma

  • Philip Garrou, Christopher Bower, Peter Ramm: 3B Entegrasyon El Kitabı, 3B Entegre Devrelerin Teknolojisi ve Uygulamaları Vol. 1 ve Cilt. 2, Wiley-VCH, Weinheim 2008, ISBN  978-3-527-32034-9 .
  • Yuan Xie, Jason Cong, Sachin Sapatnekar: Üç Boyutlu Entegre Devre Tasarımı: Eda, Tasarım ve Mikro Mimariler , Yayıncı: Springer, ISBN  1-4419-0783-1 , ISBN  978-1-4419-0783-7 , 978-1441907837, Yayın Tarihi: Aralık 2009.
  • Philip Garrou, Mitsumasa Koyanagi, Peter Ramm: Handbook of 3D Integration, 3D Process Technology Vol. 3, Wiley-VCH, Weinheim 2014, ISBN  978-3-527-33466-7 .
  • Paul D. Franzon, Erik Jan Marinissen, Muhannad S. Bakir, Philip Garrou, Mitsumasa Koyanagi, Peter Ramm: Handbook of 3D Integration: "Design, Test, and Thermal Management of 3D Integrated Circuits", Cilt. 4, Wiley-VCH, Weinheim 2019, ISBN  978-3-527-33855-9 .

Dış bağlantılar